# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-246657

(43)Date of publication of application: 02.10.1989

(51)Int.CI.

GO6F 15/16

(21)Application number: 63-073089

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


29.03.1988

(72)Inventor: FUJITA JUNICHI

## (54) PARALLEL PROCESSING SYSTEM

## (57)Abstract:

PURPOSE: To equalize a load and to make efficient the whole by counting an operation rate in the prescribed time of respective processors and allocating a new object to the processor in which a load is minimum. CONSTITUTION: Plural processors 11W1n are mutually connected through an inter-processor coupling network 2 and connected to a load dispersion processor 3. Respective processors 11W1n advances the processing by message- communicating respective objects between respective processors. Respective processors 11W1n have a counter to count respective own idle times and transmits the value of the counter to the load dispersion processor 3 for a prescribed time. The load dispersion processor 3 grasps the load condition of respective processors 11W1n based on the value and allocates the new object to a processor with the smallest load.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑲ 日本国特許庁(JP)

⑩特許出願公開

# ◎ 公開特許公報(A) 平1-246657

®Int. Cl.⁴

證別記号

**广内整理番号** 

母公開 平成1年(1989)10月2日

G 06 F 15/16

380

Z-6745-5B

審査請求 未請求 請求項の数 1 (全7頁)

69発明の名称

並列処理システム

②特 頭 昭63-73089

②出 颐 昭63(1988)3月29日

・藤 田

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝給合

研究所内

の出 頭 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 鈴江 武彦 00代理人 外2名

1.発明の名称

並列処理システム

2. 特許請求の範囲

復数のプロセッサを結合して構成され、各プ ロセッサに割付けられたオブジェクトを並列に退 産する並列処理システムにおいて、

**賞記名プロセッサの所定時間内における遊休時** 同者しくは実行時間をオウントし、そのオウント 位を上記所定時間毎に選加する手段と、この手段 によって通知された上記各カウント値に基づいて 貧紀各プロセッサの負荷状況僧報を求め、新たに 生成されたオブジェクトを自記負荷状況僧帽から 想躍できる最小負荷のプロセッサに割付ける手段 とを具領したことを特徴とする並列処理システム。 3.発明の辞継を説明。

[発明の目的]

(産業上の利用分野)

本発明は、複数のプロセッサから構成される 並列処理システムに係わり、特に各プロセッサの 負荷が分散されるようにオブジェクト(実行単位) の割付けを行う手段を加えた並列処理システムに

#### (従来の技術)

近年、崔敦のプロセッサを結合ネットワーク を介して結合し、各プロセッサが複数のオブジェ クトを並列に実行する並列処理システムの関発が 進められている。この並列処理システムでは、各 プロセッサの具膏が均等になるようにオブジェク トを創付けることが、処理速度の向上を図る上で 重要となる。

従来は並列処理システムの各プロセッサの負荷 状況を事前に計算によって求め、各プロセッサへ のオブジェクトの割付けはこの計算値に基づいて 行うようにしていた。

しかし、並列処理システムの場合、システムの 規模が大きくなると、負荷状況を針算によって予 調することとが事実上困難になり各プロセッサの **具質が均等になるようなオブジェクトの割付けを** 静的に行うことは不可能であった。

## 持開平1-246657(2)

また、動的にオブジェクトが生成される場合、 上記のように計的な割付けでは、並列処理システ ム全体の負荷分散は考定されずに任意のアロセッ サに割り付けられてしまうという問題があった。

#### (発明が解決しようとする課題)

このように従来の並列処理システムでは、各プロセッサの負荷が効等になるようにオブジェクトを割付けることができず、処理速度を十分に向上させることができなかった。

本発明はこのような欠点を解消し、並列処理システムの各プロセッサの負責が均等になるように、オブジェクトをプロセッサに動的に割付けることができ、もって処理速度の向上を図ることが可能な並列処理システムを提供することを目的とする。

#### [発明の構成]

#### (課題を解決するための手段)

本発明は、複数のプロセッサが割付けられた オブジェクトを並列に処理する並列処理システム において、前記各プロセッサの所定時間内におけ る遊休時間若しくは実行時間をカウントし、その

## (実験例)

以下、図面を参照して本発明の一実施例について説明する。

第2回はこの並列処理システムを構成する各プロセッサ11の構成因である。

即ち、プロセッサIIは、他のプロセッサからのメッセージを送交送するPE間通信部IIと、 上記メッセージにより起動される複数のオブジェ クトを実行/調算する処理装置12と、この処理 カウント値を上記所定時間毎に通知する手段と、 この手段によって通知された上記各カウント値に 基づいて首記各プロセッサの負責状況情報を求め、 新たに生成されたオブジェクトを育記負責状況情 報から把握できる最小負責のプロセッサに割付け る手段とを具確したことを特徴としている。

#### (作用)

該電12の遊休時間(以下「IDLE時間」と呼ぶ)をカウントするIPLEカウンタ21と、このIDLEカウンタ21のカウント動作を制得するカウント制御部22と、所定時間毎にカウント制御部22に割込むための周期タイマー23と、 負害分散処理装置との間の選倡を行う負責分散過 保部24とにより構成されている。

又、負責分散処理装置3は、第3図にその権政を示すように、プロセッサに対するメッセージ遺信を行う選信部31と、負責分散処理装置3の全体の制御を行う負責分散制資部32と。各プロセッサの負責状況を記録するプロセッサ負責記憶が33と、各プロセッサから送信されるオブジェクト・コードを一時記憶するオブジェクト・研定時間毎に負責分散制資部32に割込むための周期タイマー35とにより権成されている。

次に上記のように構成された並列処理システム の助作について説明する。

まず、第4回のプロセッサの実行例に基づいて、 プロセッサの動作を説明する。

## 特開平1-246657(3)

処理装置11は、PE間遺信部11を介してメ ッセージを受取ると、対応するオブジェクトを起 動する。オブジェクトは、一つの実行単位でメッ セージを受信することにより起勤され、そのメッ セージに対する処理を行うと終了する。オブジェ クトの終了によって処理装置11がメッセージの 受尽待ち状態となるためのreceive 命令を実行す ると(4a)、プロセッサ1しはIDLE(遊休 状盤)になるので、負害カウント部13のカウン ト制御部22は1DLEカウンタ21のカウント を開始させる(4b)。PB間選信部11は色の プロセッサよりメッセージを受信すると(4c)、 その受信メッセージを処理装置12に送るととも に、カウント制御部22にその旨を選知する。こ れにより、カウント制御部22はIDLEカウン 夕のカウントを停止させる(4e)。この結果、 IDLEカウンタ21の値は50で停止する。処 理弦量12はその受はメッセージを処理するオブ ジェクトを実行する。

処理装置12はオブジェクトの実行が終了する

れるオブジェクトのコードを負荷分散遊送部24 を介して、負荷分散処理設定3に送信し、オブジェクトのプロセッサへの割付けを依頼する。

次に、第5因のフローチャート及び第6因の実行例に基づいて負責分散処理故策3の動作を説明する。通信部31がプロセッサ11よりメッセージを受信すると(5a)、負責分散制領部32は、メッセージを解釈する。もし、IDしB時間の通知であれば(5b)、そのIDしB時間より負責率を次のように計算する(5d)。

付加率=186 - (IBLE時間/高期タイマーの資 取時間 = 188 )

そして、計算した負責率及び負責率の平均をアロセッサ負責記憶部33に記録する(5 e)。例えば、プロセッサ負責記憶部33が第6回の6gの状態で、プロセッサ井3よりIDしB時間(150)の選知がメッセージで送信されたとすると(6 a)、負責分数制算部32は、次のように負責率及び負責予制算する。

と再びreceive 命令を実行する(4 f)。 負荷か ウント部 1 3 のカウント制御部 2 2 は I D L B カ ウンタ 2 1 のカウントを再開させる。そして再び 他のプロセッサよりメッセージを受信すると (4h)、 処理設置 1 2 によるオブジェクトの実行が再開さ れ (4 v)、カウント制御部 2 2 は I D L E カウ ンタ 2 1 のカウントを停止させる (4 J)。この 結果、I D L E カウンタこの結果、1 D L E カウ ンタ 2 1 の値は 1 5 0 で停止する。

周期タイマー23は設定された関係(第4図の 例ではIDLEカウンタの基準クロック数で600) 毎にカウント制御部22は、周期タイマー23より制込 まれると、IDLEカウンタ21の値(150) を共宵分数遺伝部24を介して具宵分散処理装置 3に遺伝し、かつ、IDLEカウンタ21の値を クリアーする(41)。これによってIDLEカウンタ21の値は

また、処理教문11で新しいオブジェクトが動的に生成される場合、処理教문11はその生成さ

久斉平=100 - (150/600 \* 100 ) = 75 久斉平均= (70+75) / 2 = 73

求められた具有率及び具有平均はプロセッサ負荷配位部33のプロセッサ#3の項目に記録される(6b)。この結果、プロセッサ負責記憶部33は6hの状態になる。

また、プロセッサより新しく生成したオブジェクトの創作け位類メッセージを受信したならば (5 c)、そのメッセージ内に格納されているオブジェクト・コードを一時的にオブジェクト・記憶 3 4 に格納する。次に、負責分散制弾部3 2 は アロセッサ負責記憶部3 3 を 検索し、負責平均の 軽いプロセッサを担握し (5 g)、そのアロセッサに対してオブジェクト 記憶部3 4 に格納されて いるオブジェクト・コードを送信し、ロード/実行させる (5 h)。

例えば、アロセッサ負責記憶部33が第6図の6hの状態で、アロセッサ#0より新しく生成したオブジェクトの割付け依鎖メッセージを受信し

## 特閒于1-246657(4)

\_\_\_\_

たならば(6 c)、具育分散初賀部32はアロセッサ負責記憶部33を検索し、最も負荷の軽いアロセッサ#1(負育平均30)に対し、オブジェクト記憶部34に格納されたオブジェクト・コードを選信し、ロード/実行させる(6 d)。

また、周期タイマー35から気容分散制御部32に割込みがかかると(5 c)、負荷を制御部御部32はプロセッサ食育配住部33を検索いると質定はの意味がある。 大きのは、から、大きの人質の生がある。 では、大きのでは、大きないのでは、大きないでは、大きないるというない。

何えば、周期タイマーは前述した基準クロック

ことは可能である。又、共存状況情報は、共育率、 気育平均のみならず、カウント値そのものであっ ても良い。

#### [発明の効果]

以上述べたように、本発明によれば並列処理システムを構成する各プロセッサの共育状況を整視し、動的に生成されるオブジェクトを共育の超いプロセッサに割付けることにより、各プロセッサの具育を常に均等にすることができ、並列処理システム全体の処理速度が向上する。

また、各プロセッサの負責を選次ディスプレイ 等に表示すれば、並列処理システムの性能評価等 に用いることも可能である。

#### 4. 団国の簡単な説明

第1回は本発明の一変施例に係る並列処理システムの全体構成図、第2回は同システムを構成するプロセッサの構成図、第3回は同システムにおける負責分散処理設定の構成図、第4回は阿アロセッサの実行例を示す図、第5回は同負責分散処理設定の複雜を製明するための流れ図、第6回

このように、本システムによれば、並列処理システムを領収する複数のプロセッサの負責が均等になるように、動的に調整することにより、並列処理システム全体の処理速度を向上させることができる。


なお、上記実施例では、各プロセッサのIOLE時間をカウントしたが、各プロセッサの実行時間を カウントすることによっても負荷状況を起程する


は四食實分散処理奠定の実行例を示す図である。

11~10 …プロセッサ、2…プロセッサ関約 合ネットワーク、3…負責分數処理施置、11… PE関連信部、12…処理奠置、13…負責カウント部、21…IDLEカウンタ、22…カウント制御部、23…周期タイマー、24…負責分數 通信部、31…通信部、32…負責分數制制部、 32…プロセッサ負責記憶部、34…オブジェクト記憶部、34…周期タイマー。


出版人代理人 弁理士 单 江 武 章

## 特開平1-246657(5)







第 2 酉




第 3 图



第 4 図



第 5 图



第6图